

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **63121326 A**(43) Date of publication of application: **25.05.88**

(51) Int. Cl

H04B 3/04**H03F 3/00****H04B 3/06****H04L 27/00**(21) Application number: **61267137**(22) Date of filing: **10.11.86**(71) Applicant: **NEC CORP**(72) Inventor: **NAGATA YOSHIAKI
KANAI JUNKO**(54) **TRANSMITTER**


(57) Abstract:

PURPOSE: To stably control a transmitter by previously changing a communication signal waveform to transmit to an amplifier in order to compensate the nonlinearity of the amplifier and keeping the balance of a modulator and demodulator.

CONSTITUTION: Signals 100-r and 100- θ ; inputted from input terminals 51 and 52 are transformed 120 into orthogonal coordinates, with the complex signal to which a strain is added in expressed in polar coordinate by a pre-strain addition circuit 110, and D/A converted 130. The amplifier 145 which receives the output controls a gain in order to equalize the mean power of the signals 141-I and 141-Q and transmits the signal 146 to an adder 160. In the adder the signals 141-I and 141-Q are added to be amplified 170 as the complex signals and the output, a part of which is transmitted to the amplifier 245, is outputted from a terminal 53 and the effective value of based signal is calculated in an effective value calculating device 250 so as to control the gain of the amplifier 245 with the signal 251 in proportion to the difference between the mean powers of both signals. And the signal obtained by

A/D converting 230 and coordinate converting 220 the output from the amplifier 245, controls the circuit 110.

COPYRIGHT: (C)1988,JPO&Japio



⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭63-121326

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和63年(1988)5月25日

H 04 B 3/04
H 03 F 3/00
H 04 B 3/06
H 04 L 27/00

C-7323-5K
6628-5J
D-7323-5K
F-8226-5K

審査請求 未請求 発明の数 1 (全9頁)

⑮ 発明の名称 送信機

⑯ 特 願 昭61-267137

⑰ 出 願 昭61(1986)11月10日

⑱ 発 明 者 永 田 善 紀 東京都港区芝5丁目33番1号 日本電気株式会社内
⑲ 発 明 者 金 井 順 子 東京都港区芝5丁目33番1号 日本電気株式会社内
⑳ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号
㉑ 代 理 人 弁理士 本 庄 伸 介

明 細 書

1. 発明の名称

送信機

2. 特許請求の範囲

複素信号を1組の極座標表現したサンプル値信号系列を第1のサンプル値信号系列として入力し、この入力信号系列を増幅器の非線形性を補償するように予め歪ませ、この歪ませた信号を1組の極座標表現された第2のサンプル値信号系列として出力する前置歪付加回路と；この前置歪付加回路の出力を1組の極座標表現された信号から1組の直交座標表現された信号に変換する第1の座標変換器と；前記座標変換器出力の第1の出力信号を入力とする第1の増幅器と；前記第1の増幅器出力信号を交調する第1の交調器と；前記座標変換器出力の第2の出力信号を前記第1の交調器の搬送波と直交する搬送波で交調する第2の交調器と；前記第1及び第2の交調器出力信号の実効値を計

算し前記第1及び第2の交調器出力信号の平均電力を等しくするように前記第1の増幅器の利得を調整する制御信号を前記第1の増幅器に出力する第1の実効値計算回路と；前記第1及び第2の交調器出力信号を加算する加算器と；前記加算器出力信号を入力する第2の増幅器と；前記第2の増幅器出力信号の一部を入力信号とする第3の増幅器と；前記第3の増幅器出力信号を復調する第1の復調器と；前記第2の増幅器出力信号を前記第1の交調器の搬送波と直交する搬送波で復調する第2の復調器と；前記第1及び第2の復調器出力信号の実効値を計算し前記第1及び第2の復調器出力信号の平均電力を等しくするように前記第3の増幅器の利得を調整する制御信号を前記第3の増幅器に出力する第2の実効値計算回路と；前記第1及び第2の復調器出力信号を1組の直交座標表現された信号から1組の極座標表現された信号へ変換する第2の座標変換器と；前記第1のサンプル値信号系列から前記第2の座標変換器出力を引き算する減算回路と；この減算回路の出力を受

けて、前記前置歪付加回路の内容の修正に用いる修正量を計算し前置歪付加回路に出力する修正量発生回路とで構成することを特徴とする送信機。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、搬送波の振幅及び位相を情報として用いる変調方式をとる送信機に於いて増幅器の非線形性を補償するために予め通信信号波形を変形させ増幅器に送出する変調装置に関するものであり、特に変復調器における変換損失の均衡を保つことにより安定制御を行なうものに関する。

(従来の技術)

近年、電波資源が足りなくなってきたことから、無線通信では周波数の有効利用を図るためにチャンネルの狭帯域化が進んでいる。チャンネル帯域が狭くなれば、帯域の広がるFM等の非線形な変調方式よりは、線形な変調方式の方が好ましい。これは、ディジタル伝送、アナログ伝送を問わない。線形変調方式では増幅器の非線形性に

及び5次等奇数次の相互変調成分が出て、隣接チャンネルへの干渉の原因となる。また、受信機は第7図(a)の信号点が送られると、小さい雑音によって誤りを起こしてしまい、受信特性が劣化する。

送信スペクトル特性及び受信特性の劣化を防ぐために、このような増幅器の非線形性を補償する必要がある。従来、このような非線形性を補償し、且つ増幅器特性の時間変化をも補償するディジタル伝送用の手段として、特願昭58-204120明細書「適応型変調装置」にあるものがある。第6図は第1の従来例の適応型変調装置のブロック図である。入力端子600からは送信データ系列が並列に入力する。第6図中の結線上の斜線は複数の結線を示す。送信データ系列は第1のメモリーであるランダム・アクセス・メモリー610(RAM(Random Access Memory))及び、第2のメモリーであるリード・オンリー・メモリー620(ROM(Read Only Memory))のアドレスとなる。ROM620には第7図(a)のような本来の信号点配置が

よる送信スペクトルの劣化及び受信特性の劣化が問題になる。

通常の増幅器の入出力非線形特性には第9図に示すようにAM-AM変換と呼ばれる出力振幅の飽和特性と、AM-PM変換と呼ばれる出力位相の入力振幅による変化がある。入力振幅が飽和点から十分小さい点では、振幅特性は直線であり位相の変化もない。しかしながら、入力振幅が飽和点に近づくにつれ、出力振幅は飽和し、出力位相は回転し始める。その結果として送信スペクトルの劣化、及び受信特性の劣化をまねく。第7図

(a)~(d)はこのような非線形増幅器の信号に対する影響を16値QAMを例に示している。第7図(a)は本来あるべき送信信号の位相平面における信号点分布であり、第7図(b)はその時の送信スペクトル分布である。第7図(c)は動作点を飽和レベルの近くに近付けた時の増幅器出力の位相平面に於ける信号点の分布を示す。第7図(c)の信号点は第7図(a)の信号点に比べ歪んでいる。この時の送信スペクトルは第7図(d)に示すように3次

複素数数値として記憶されており、RAM610の内容は非線形増幅器出力が正しい信号点になるよう歪ませた値が同じく複素数数値として入れられている。RAM610の出力はディジタル・アナログ変換器630でアナログ信号に変換された後帯域制限フィルター635で帯域制限され変調器640で発振器651の出力を直交変調し端子601から非線形増幅器へ出力される。RAM610の内容を適応的に変換させる為に、非線形増幅器の出力端子602から入力し復調器660で発振器651の出力を用いて復調する。復調器660で復調された信号は、アナログ・ディジタル変換器670で複素ディジタル信号に変換される。この復調された複素ディジタル信号をROM620から読み出される本来あるべき信号から減算回路680で減算し、その結果を修正量発生回路690で一定係数 k 倍して(RAMの値を早く収束させる為に一般には1より十分小さい値にする)、RAM610から読み出された出力に加算回路691で加える。もしも、復調された値がROM620からの本来あるべき値よりも大き

い時はRAM 610の内容を小さくする様に制御し、復調された値がROM 620からの本来あるべき値よりも小さい時はRAM 610の内容を大きくする様に制御する。この様にすることにより非線形増幅器の入出力特性がたとえ変化しても、常に非線形増幅器の出力、すなわち端子 802からの入力信号が第7図(a)のように正しい信号点配置になるようにRAM 610の内容を制御する事が出来る。

しかしながら、この様な第1の従来方式では受信特性の劣化を防ぐ事は出来ても、送信スペクトルの劣化は防ぐ事が出来ない。例えば、帯域制限された4値信号が第8図(a)の実線のように示されるものとする。増幅器により歪を受けた時第8図(a)の破線のようになる。この様な軌跡の変化がスペクトルの劣化をまねく。RAM 610は、各シンボル点での信号点を出力するだけであり、フィルター 635の出力は第8図(b)の様なになる。さらにこれに歪が加わると第8図(c)の実線の様になる。ところが、本来あるべき信号軌跡である第8図(b)の破線とは一致しないから、送信スベ

クトルは十分改善されない。なぜなら、第6図の様な線形回路は、シンボル点での線形性のみを補償し、途中の軌跡までは補償しないからである。更に第6図の様な構成をとるとデジタル信号伝送にしか応用できない。

このような欠点を克服し、増幅器の非線形性により送信スペクトルの劣化が起こらないように増幅器の非線形性を補償できる変調装置には、特願昭60-057138がある。第3図は特願昭60-057138明細書「変調装置」に示された第2の従来例のブロック図である。復調計算回路 310において、入力してきた複素サンプル値信号系列 311-I, 311-Qの振幅を計算し、計算された量子化振幅値をアドレスとして書き換え可能なメモリー(RAM) 320から非線形補償用の複素表現された歪 321, 322を出力する。信号 321, 322及び 311-I, 311-Qを受けて、信号生成回路 325では非線形歪を補償した信号 321-I, 321-Qが生成される。信号 321-I, 321-Qは、DA変換器 330でアナログ信号となり、直交変調器 340で変調さ

れ、出力端子 304から非線形増幅器(図示せず)に入力する。非線形増幅器の一部は、直交復調器 345で復調され、復調された信号はAD変換器 350でサンプルされる。AD変換器 350出力 351-I, 351-Qは、入力信号 311-I, 311-Qと共に誤差検出回路 360に入力される。誤差検出回路 360出力は、RAM 320出力である 321, 322と共に修正用信号生成回路 370に入力される。修正用信号生成回路 370出力によってRAM 320の内容が適応的に制御される。第4図に、信号生成回路 330の具体例をブロック図で示す。RAM 320の出力 321, 322が極座標表現されている場合の例を示す。入力信号 311-I, 311-Qを、座標変換回路 420で出力信号の振幅を表わす 421-rと、位相を表わす信号 421-θとに変換される。ここで信号 321が歪成分の振幅、信号 322が歪成分の位相を表現しているものとすると、加算回路 430において信号 321と信号 421-rを加算すること、非線形を補償した信号振幅成分が求まる。また、信号 322と信号 421-θを加算回路 435で

加算することにより非線形を補償した信号の位相成分が求まる。従って座標変換回路 425において、加算回路 430及び 435出力を直交座標表示された信号に変換することによって信号 321-I, 321-Qが得られる。

第5図(a)には、第3図における誤差検出回路 340の具体例を、(b)には修正用信号生成回路 350の具体例を示す。第5図(a)には、RAM 320に補償用の歪が極座標表現で記憶されている場合の例を示す。入力信号 311-I, 311-Qは座標変換器 520で極座標表現された信号 521-r, 521-θに変換される。また、AD変換器出力 351-I, 351-Qもまた座標変換器出力 540で極座標表現された信号 541-r, 541-θに変換される。減算回路 530で 521-rから 541-rを引き算し、減算回路 535で 521-θから 541-θを引き算する。この引き算結果が検出すべき誤差となる。この場合の修正用信号生成回路 370の構成は第5図(c)で構成される。補算回路 530, 535の出力が入力端子 503, 504から入力し訂正

信号生成回路 560で p (p は1以下の定数)倍される。RAM 320出力 321, 322 から訂正信号生成回路 560出力を減算回路 570で引き算する。この減算結果をRAM 320に書き込むことで適応制御が可能になる。

この微にする事により自動的に非線形増幅器の特性に合わせて非線形増幅器の出力が正しい送信信号波形になるようにする事が出来る。

(発明が解決しようとする問題点)

このような従来の方式では非線形増幅器の入力特性の変化には追従できるが、変復調器における周波数変換時の変換損失の不均衡より信号電力が変化すると送信スペクトルの劣化を防ぐことは出来ない場合がある。

通常用いる直交変復調器は複素信号を実数成分と虚数成分をそれぞれ互いに 90° 位相のずれた搬送波と掛け合わせて変復調する。変調器ではベースバンド信号をRF信号に変換する周ミキサによる変換損失が生ずる。この変換損失が実数成分と虚数成分とで異なると同一振幅の変調器入力に

対し変調器出力信号の増幅器での歪量が異なる。図2を用いて説明すると、原点0を中心とする円を考える。直交変調器入力信号が、円周上の点で表わされる時、円周上にのる信号点の振幅はすべて r である。しかし、変調の際、実数成分及び虚数成分の変換損失が異なり、例えば、実数成分が本来あるべき信号波形より小さくなるとその変調器出力信号は楕円の様に楕円形になる。これは、変調器入力では点A及び点Bの信号振幅は等しく r であるにもかかわらず変調器出力では、2つの信号振幅は異なる。2つの信号振幅が異なると、増幅器での非線形歪量も異なり同一振幅の入力信号に対し、複数レベルの歪が存在する事になるので振幅を制御しての正確な非線形補償は出来ない。また復調器でも同様の事が言え、変換損失が実数成分と虚数成分とで異なると同一振幅の復調器入力に対し復調後の信号振幅が異なる。この信号を入力サンプル値信号系列と減算しても同一振幅に対する付加歪量が定まらず安定制御は出来ない。

そこで本発明の目的は、このような変復調時の

欠点を克服し、増幅器の非線形性や変復調器の周波数変換損失の不均衡による送信スペクトルの劣化が起こらないように制御する送信機を提供する事にある。

(問題点を解決するための手段)

前述の問題点を解決するために本発明が提供する送信機は、複素信号を1組の極座標表現したサンプル値信号系列を第1のサンプル値信号系列として入力し、この入力信号系列を増幅器の非線形性を補償するように予め歪ませ、この歪ませた信号を1組の極座標表現された第2のサンプル値信号系列として出力する前置歪付加回路と；この前置歪付加回路の出力を1組の極座標表現された信号から1組の直交座標表現された信号に変換する第1の座標変換器と；前記座標変換器出力の第1の出力信号を入力とする第1の増幅器と；前記第1の増幅器出力信号を変調する第1の変調器と；前記座標変換器出力の第2の出力信号を前記第1の変調器の搬送波と直交する搬送波で変調する第2の変調器と；前記第1及び第2の変調器出力信

号の実効値を計算し前記第1及び第2の変調器出力信号の平均電力を等しくするように前記第1の増幅器の利得を調整する制御信号を前記第1の増幅器に出力する第1の実効値計算回路と；前記第1及び第2の変調器出力信号を加算する加算器と；前記加算器出力信号を入力する第2の増幅器と；前記第2の増幅器出力信号の一部を入力信号とする第3の増幅器と；前記第3の増幅器出力信号を復調する第1の復調器と；前記第2の増幅器出力信号を前記第1の変調器の搬送波と直交する搬送波で復調する第2の復調器と；前記第1及び第2の復調器出力信号の実効値を計算し前記第1及び第2の復調器出力信号の平均電力を等しくするように前記第3の増幅器の利得を調整する制御信号を前記第3の増幅器に出力する第2の実効値計算回路と；前記第1及び第2の復調器出力信号を1組の直交座標表現された信号からの1組の極座標表現された信号へ変換する第2の座標変換器と；前記第1のサンプル値信号系列から前記第2の座標変換器出力を引き算する減算回路と；この減算

回路の出力を受けて、前記前置歪付加回路の内容の修正に用いる修正量を計算し前置歪付加回路に出力する修正量発生回路とで構成することとを特徴とする。

(作用)

本発明では、変調器では一組の極座標表現された前置歪付加回路出力信号を座標変換器で直交座標変換したあとの一組の変調信号からその実効値を計算し、2つの変調信号の平均電力が等しくなるように1つの変調信号電力を制御することにより変調器出力の周波数の変換損失の均衡を保つものである。また同様に、復調側においても復調信号の周波数の変換損失の均衡を保つものである。こうすることにより安定制御が行なえ増幅器や変復調器の変化にも適応でき回路の不安定性は極めて少なくなる。

(実施例)

次に本願の発明の実施例を挙げこの発明を一層詳しく説明する。

本発明の1実施例について第1図を参照して説

明する。入力端子51および52から入力した信号100-r及び100-θは、複素信号を極座標表現しサンプル量子化した信号系列の振幅成分及び位相成分を表わす。信号100-r及び100-θを受けた前置歪付加回路110は、増幅器の非線形性を補償する為の歪を加えた複素信号を極座標表現した信号111-r及び111-θを出力する。座標変換器120では入力111-r及び111-θを直交座標表現した信号121-I及び121-Qを出力する。信号121-I及び121-Qはディジタル・アナログ(DA)変換器130でそれぞれアナログ変換され、131-I及び131-Qとなって出力される。131-Iを入力とする増幅器145は制御信号151を受けて信号141-Iと信号141-Qの平均電力が等しくなるように増幅器145の利得を制御し信号146を出力する。実効値計算器150の具体例を第10図にブロック図で示す。この実効値計算器150ではダイオードを用いた2つの二乗検波器1010-I、1010-Qと2つの平滑回路(例えば積分器)1020-I、1020-Qにより変調器出力の実効値を計算し、減算器1030で両信号の長い時間での平均電力の差をとり、その差に比例した制御信号151が得られる。この制御信号151を受けて増幅器145の利得を制御する。この増幅器145の利得制御には、トランジスタ増幅器のベース電流を制御する方法がある。加算器180では信号141-Iと141-Qを加算し複素信号に直して増幅器170に出力する。増幅器170の出力は出力端子53に出力されその1部は信号171となる。信号171を入力とする増幅器245は制御信号251を受けて増幅器245の利得を制御し信号246を出力する。信号246及び171はそれぞれ復調器であるミキサ240-I、240-Qで発振器180の出力信号により復調されベースバンド信号241-I及び241-Qとなる。実効値計算器250はベースバンド信号241-I及び241-Qを入力とし2つの平滑回路(例えば積分器)により両信号の実効値を計算し、両信号の平均電力の差に比例した制御信号251を出力する。変調器と同様に、この制御信号251を受けて増幅器245の利得を制御する。ベースバン

ド信号241-I及び241-Qはアナログ・ディジタル(AD)変換器230においてサンプル量子化され、信号231-I及び231-Qとなる。座標変換器220では直交座標表現された入力信号231-I及び231-Qを極座標表現した信号221-r及び221-θに変換し出力する。減算回路200では本来送信されるべき信号である100-r及び100-θから座標変換器出力221-r及び221-θをそれぞれ引き算する。前置歪付加回路110において信号(100-r, 100-θ)から信号(111-I, 111-Q)への変換が増幅器170の非線形性を補償するように正しく行なっていれば減算回路200の出力は0となる。この出力が0でないときには、修正量発生回路210において減算回路200出力がp倍され(pは1以下の定数)、前置歪付加回路110に入力し補償歪量を書き換える。また、変復調の間の交換損失を均衡に保つように増幅器145及び増幅器245の利得を調整し増幅器入力が増幅器の最大入力振幅を越さなければ減算器200の出力は0となる。また、本実施例では増幅器

145は制御信号151を受けて信号141-Iと信号141-Qの平均電力が等しくなるように増幅器145の利得を制御し信号146を出力する。実効値計算器150の具体例を第10図にブロック図で示す。この実効値計算器150ではダイオードを用いた2つの二乗検波器1010-I、1010-Qと2つの平滑回路(例えば積分器)1020-I、1020-Qにより変調器出力の実効

値を計算し、減算器1030で両信号の長い時間での平均電力の差をとり、その差に比例した制御信号151が得られる。この制御信号151を受けて増幅器145の利得を制御する。この増幅器145の利得制御には、トランジスタ増幅器のベース電流を制御する方法がある。加算器180では信号141-Iと141-Qを加算し複素信号に直して増幅器170に出力する。増幅器170の出力は出力端子53に出力されその1部は信号171となる。信号171を入力とする増幅器245は制御信号251を受けて増幅器245の利得を制御し信号246を出力する。信号246及び171はそれぞれ復調器であるミキサ240-I、240-Qで発振器180の出力信号により復調されベースバンド信号241-I及び241-Qとなる。実効値計算器250はベースバンド信号241-I及び241-Qを入力とし2つの平滑回路(例えば積分器)により両信号の実効値を計算し、両信号の平均電力の差に比例した制御信号251を出力する。変調器と同様に、この制御信号251を受けて増幅器245の利得を制御する。ベースバン

145及び増幅器 245の出力をミキサー 140-I, 240-Iの入力としたが、増幅器とミキサーを入れ替えミキサー 140-I, 240-Iの出力を増幅器 145及び 245出力の入力としても本発明の目的は達せられる。

(発明の効果)

以上に詳しく説明したように、本発明の送信機はいかなる変調方式に対しても自動的に非線形増幅器の特性に合わせて非線形増幅器の出力が正しい送信信号波形になるようにすることができる。本発明の送信機における変復調での利得制御は変復調による周波数の変換損失の不均衡による信号波形の変化に対するもので、変復調器の変換による信号振幅変化や増幅器の利得の変化にも並を起すことなく非線形補償できる。


4. 図面の簡単な説明

第1図は本願の発明の一実施例を示すブロック図、第2図は第1図実施例における変復調器での周波数変換損失による信号軌跡、第3図は従来の


適応線形化回路付変調器を示すブロック図、第4図は第3図の信号生成回路を示すブロック図、第5図(a)は第3図の誤差検出回路の具体例を示すブロック図、第5図(b)は第3図の修正用信号生成回路の具体例を示すブロック図、第6図は第1の従来例の適応型変調装置を示すブロック図、第7図(a),(b),(c),(d)は16値QAMの非線形増幅器による歪を示す図、第8図(a),(b),(c)は第1の従来例の適応線形化回路付変調器の各部の波形を示す図、第9図は非線形増幅器の入力出力特性を示す図、第10図は第1図の実効値計算器 150の一具体例を示すブロック図である。

51, 52…入力端子、53…出力端子、110…前置歪付加回路、120, 220…座標変換器、130…デジタル・アナログ変換器、140-I, 140-Q…変調器であるミキサー、145, 170, 245…増幅器、150, 250…実効値計算器、160…加算器、180…発振器、200…減算回路、210…修正歪発生回路、230…アナログ・デジタル変換器、240-I, 240-Q…復調器であるミキサー、


301, 302, 303…入力端子、304…出力端子、310…振幅計算回路、320…書き換え可能なメモリー(RAM)、325…信号生成回路、330…デジタル・アナログ変換器、340…直交変調器、341…発振器、345…直交復調器、350…アナログ・デジタル変換器、360…誤差検出回路、370…修正用信号生成回路、401, 402, 403, 404…入力端子、420, 425…座標変換器、430, 435…加算器、503, 504…入力端子、505, 506…出力端子、520, 540…座標変換器、530, 535, 570…減算回路、560…訂正信号生成回路、600, 602…入力端子、601…出力端子、610…RAM、620…ROM、630…デジタル・アナログ変換器、635…帯域制限フィルター、640…直交変調器、651…発振器、660…復調器、670…アナログ・デジタル変換器、680…減算器、690…修正歪発生回路、691…加算器、1010-I, 1010-Q…二乗検波器、1020-I, 1020-Q…平滑回路、1030…減算器。




第2図




第一圖




第三区



第 4 図




(a)




(b)


第 5 図




第 6 図




(a)



(b)




(c)




(d)


第 7 図



(a)




(b)




(c)

第 8 図



第 9 図



第 10 図